NGHIÊN CỨU GIAO THỨC APB Ở TRẠNG THÁI KHÔNG CHỜ TRONG THIẾT KẾ VI MẠCH BÁN DẪN
Nội dung chính của bài viết
Tóm tắt
Với sự phát triển nhanh chóng của SoC công suất thấp và các hệ thống nhúng, các giao thức truyền thông ngoại vi hiệu quả ngày càng trở nên quan trọng trong thiết kế chip bán dẫn. Nghiên cứu này khảo sát giao thức Bus ngoại vi nâng cao (APB) trong truyền dữ liệu không chờ đợi cho các ứng dụng ngoại vi băng thông thấp. Nghiên cứu tập trung vào nguyên lý hoạt động, thời gian truyền thông, cấu trúc tín hiệu và đặc điểm tích hợp của giao thức APB trong kiến trúc AMBA. Mô phỏng và kiểm chứng chức năng được thực hiện bằng Vivado 2024.2.1 để phân tích các giao dịch đọc/ghi liên tục và hành vi đồng bộ hóa tín hiệu. Kết quả cho thấy giao thức APB cung cấp khả năng triển khai phần cứng đơn giản, thời gian truyền thông ổn định, tiêu thụ điện năng thấp và tích hợp hiệu quả với các hệ thống SoC dựa trên AHB/AXI, làm cho nó phù hợp với các ứng dụng nhúng công suất thấp và IoT
Từ khóa
APB, AMBA, AHB, IP core, AXI.
Chi tiết bài viết
Tài liệu tham khảo
[2]. Internal documents, ICDREC, 03-2016.
[3]. http://www.arm.com Accessed on [11/05/2025]
[4]. https://www.amd.com/en.html Accessed on [11/05/2025]
[5]. P.P. Chu, RTL Hardware Design using VHDL: Coding for Efficiency, Portability, and Scalability. Wiley-IEEE Press, 2006, 146.
[6]. C.Wellheuser, “Metastability performance of clocked fifos,” Technical note, 146.
[7]. R. Ginosar, “Metastability and synchronizers: A tutorial,” Technical note, 146.
[8]. D. H. Neil Weste, CMOS VLSI Design: A circuits and Systems Perspective (4th Edition). Pearson, 2010, 219.
[9]. C. E. Cummings, “Simulation and synthesis techniques for asynchronous fifo design,” SNUG Boston, 2008, 312, 314.
[10]. D. R. Bolla, S. S. Palle, and K. Keshavamurthy, “Design and Implementation of Advanced Peripheral Bus (APB) Protocol in SystemVerilog,” GIS Science Journal, vol. 9, no. 1, pp. 196–202, 2022.
[11]. B. Karthiga, A. Stalin, S. Saran, and S. Ezkiel,“Scalable and Low-Power AHB to APB Bridge for Reconfigurable SoC Architectures,”IEEE International Conference on
Electronics and Power Engineering (ICEPE), 2025.
[12]. P. Yammanuru and M. A. Reddy, “Design and Verification of Advanced Peripheral
Bus Protocol Using UVM,” Journal of Artificial Intelligence Machine Learning and Neural Network, 2021.
[13]. K. Wang, W. Li, Y. Liu, T. Chen, L. Nan, and X. Xia, “A High-Efficient and Low- Cost Secure AMBA Framework Utilizing Configurable Data Encryption Modeling Against Probe Attacks,” IEICE Electronics Express, vol. 18, no. 7, 2021.
[14]. AMD, “AXI to APB Bridge Resource Utilization,” Product Guide PG073, Version 3.0, 2022.
[15]. P. D. Schiavone et al., “Arnold: An eFPGA-Augmented RISC-V SoC for Flexible and
Low-Power IoT End Nodes,” IEEE Transactions on Very Large Scale Integration
(VLSI) Systems, vol. 29, no. 4, pp. 677–690, 2021